(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-208682 (P2002-208682A)

(43)公開日 平成14年7月26日(2002.7.26)

(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)
H01L	27/105		G11C 1	1/14		A 5F083
G11C	11/14		1	1/15		
	11/15		H01L 4	3/08	:	Z
H01L	43/08		2	27/10 4 4		
			審查離求	未離求	請求項の数12	OL (全 24 頁)
(21) 出願番号	}	特願2001-4395(P2001-4395)	(71)出顧人	000005108		
				株式会社	上日立製作所	
(22)出顧日		平成13年1月12日(2001.1.12)		東京都千	千代田区神田駿河台四丁目6番地	
			(72)発明者	松岡 秀行 東京都国分寺市東恋ケ窪一丁目280番地		
				株式会社	上日立製作所中央	块研究所内
			(72)発明者	阪田 6	Ē	
				東京都国	分寺市東恋ケ	第一丁目280番地
				株式会社	日立製作所中央	央研究所内
			(74)代理人	10007509	96	
				弁理士	作田 康夫	
			ŀ			

(54) 【発明の名称】 磁気半導体記憶装置及びその製造方法

(57)【要約】


【課題】従来のトンネル磁気抵抗を利用した、所謂MRAMのメモリセルは、書き込みワード線をデータ線の下方に形成していたために、以下のような問題点があった。書き込みワード線の間をぬって自己整合コンタクト開口を行う必要が生じるなど、プロセスが困難になるということ、またはレイアウトの制約から、書き込みワード線が平面的に磁気抵抗素子と十分にオーバーラップすることが困難なため、データ書き込みが不安定になるということである。

【解決手段】上記課題を解決すべく、本発明では書き込みワード線をビット線の上方に形成するMRAMメモリセル 構造及びその製造方法を提案する。

【効果】本発明によれば、メモリセルプラグ形成時のプロセスが従来に比べ容易になり、書き込みワード線を上部に形成することにより書き込みワード線からの磁場が磁気抵抗素子に効果的に作用するようなレイアウトととし、安定した書き込みを行う。

図10

最終頁に続く



【特許請求の範囲】

【請求項1】互いに平行して配置された第一及び第二の ワード線と、絶縁層を介して前記第一及び第二のワード 線に交差するデータ線と、前記第一及び第二のワード線 と前記データ線の交点に設けられた複数のメモリセルを 有する半導体記憶装置において、前記データ線が、前記 第一及び第二のワード線の間に延在して存在し、前記メ モリセルは、磁性導電体と絶縁体の積層膜を有している ことを特徴とする、半導体記憶装置。

【請求項2】前記磁性導電体は前記データ線の下部に存 10 れていることを特徴とする、半導体記憶装置。 在することを特徴とする、請求項1に記載の半導体記憶 装置。

【請求項3】前記磁性導電体層は前記データ線方向に長 辺を有する矩形形状であることを特徴とする、請求項1 あるいは請求項2に記載の半導体記憶装置。

【請求項4】前記第一及び第二のワード線のすくなくと も一方は、選択トランジスタのゲート電極であることを 特徴とする、請求項1から請求項3のいずれかに記載の 半導体記憶装置。

【請求項5】前記選択トランジスタは、半導体基板上に 20 形成された多結晶シリコンからなることを特徴とする請 求項4 に記載の半導体記憶装置。

【請求項6】前記選択トランジスタは、チャネル部が装 置の深さ方向に形成される縦型トランジスタであること を特徴とする、請求項4に記載の半導体記憶装置。

【請求項7】前記選択トランジスタのゲート電極である 前記ワード線の配線ピッチよりも、前記データ線の上部 に絶縁膜を介して形成された前記ワード線の配線ピッチ の方が大きいことを特徴とする請求項4から請求項6の いずれかに記載の半導体記憶装置。

【請求項8】前記メモリセルは、前記第一及び第二のワ ード線の一方と前記データ線の間に、前記磁性導電体と 整流素子が直列に接続されてなることを特徴とする、請 求項1から請求項3のいずれかに記載の半導体記憶装 置。

【請求項9】前記整流素子は、半導体基板上に形成され た多結晶シリコンからなることを特徴とする請求項8に 記載の半導体記憶装置。

【請求項10】互いに平行して配置された第一及び第二 のワード線と、絶縁層を介して前記第一及び第二のワー 40 ド線に交差するデータ線と、前記第一及び第二のワード 線と前記データ線の交点に設けられた複数のメモリセル を有する半導体記憶装置において、前記データ線が、前 記第一及び第二のワード線の間に存在することを特徴と する、半導体記憶装置。

【請求項11】複数のワード線と、絶縁層を介して前記 ワード線に交差する複数のデータ線と、前記ワード線と 前記データ線の交点に設けられた複数のメモリセルを有 する半導体記憶装置において、前記メモリセルは、チャ

と、その方向に配置された磁性導電体からなることを特 徴とする、半導体記憶装置。

【請求項12】複数のワード線と、絶縁層を介して前記 ワード線に交差する複数のデータ線と、前記ワード線と 前記データ線の交点に設けられた複数のメモリセルを有 する半導体記憶装置において、前記メモリセルは、チャ ネル部が装置の深さ方向に形成された縦型トランジスタ と、その方向に配置された磁性導電体からなり、前記ワ ード線は、絶縁膜を介して前記データ線の上部に形成さ

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置に 関する。特に、磁気抵抗効果を利用することにより、高 速かつ不揮発性を有する、ランダムアクセスメモリ(RA M) に関する。

[0002]

【従来の技術】これまで、3年に4倍のペースで集積化の 向上を実現してきたダイナミックランダムアクセスメモ リ(DRAM: Dynamic Random Access Memory)は、近年のパ ーソナルコンピュータの爆発的な売上に牽引されて、そ の需要はますます高まりつつある。既に、64メガビット の量産はピークを過ぎ、現在は、次世代の微細加工技術 である0.16µmさらにそれ以下の寸法を使用する256メ ガビットの量産化に向けた開発が進行している。16Kbか ら現在まで製品化されているDRAMのメモリセルは、図1 に示すように、スイッチとしてのトランジスタと情報電 荷を蓄積するキャパシタから構成され、1トランジスタ セルと呼ばれている。このメモリセルにおいては、デー 30 タ線に読み出される信号電圧は、キャパシタ容量Csとデ ータ線の寄生容量Cdの比で決まる。またセルの情報電圧 は、情報を読み出すことによりデータ線の電圧に充電さ れるので破壊読みだしであり、データの再書き込みとい **うリフレッシュ動作が必要である。このメモリセルにお** ける最大の課題は、セル信号電圧とソフトエラー耐性と いう2つの観点から、必要十分なキャバシタ容量Csを確 保することである。この課題を解決すべく、メモリセル は図2に示すように、立体構造となり、必要十分な蓄積 容量を確保するために、微細化と共にキャパシタの高さ は増大の一途をたどってきた。しかし、キャパシタ高さ の増大は、メモリセルアレー部と周辺回路回路の間に高 段差を生み、リソグラフィをはじめとするプロセスマー ジンを著しく低下させ、それが製造コスト増大に直接結 びつく結果となっている。256Mビット以降のDRAMでは、 この問題は益々深刻になることが必須である。こうした 背景から、従来の1トランジスタセルに代わる、キャバ シタの不要なメモリセルへの期待は高い。MRAM(Magneti c Random Access Memory)は、後に説明する、強磁性ス ピントンネル接合(MT]:Magnetic Tunnel Junction)のト ネル部が装置の深さ方向に形成された縦型トランジスタ 50 ンネル磁気抵抗効果(TMR:Tunnel MagnetoResistance)を 利用した、高速不揮発メモリである。IBM及びMotorola はISSCC2000(International Solid State Circuit Conf erence)において、それぞれ、1Kb及び512bのMRAMのアレ イを試作し、そのメモリ動作の確認を報告している。以 下に簡単にMRAMの動作原理を説明する。まず、メモリ機 能の基となる、MTJのTMRについて述べる。MTJは例え ば、図3に示すように、2つの強磁性層(1,3)の間 に薄いトンネル絶縁膜(2)を挟んだものである。この 構造のトンネルコンダクタンスは2つの強磁性体のフェ ルミレベルにおける、状態密度の積に比例する。図4に 10 は、2つの強磁性体のスピンの向きが、平行の場合(a) と反平行の場合(b)の状態密度を比較して示す。トンネ ルの前後でスピンの向きは保存されるので、図4から明 らかなように、平行の場合、トンネル抵抗は小さく、一 方、反平行の場合は大きい。この結果、強磁性スピント ンネル接合の片方のスピンの向きを固定し、もう片方の スピンの向きを外部磁場により変化させると、図5に示 すようなヒシテリシス特性を示し、メモリとなることが わかる。スピンの反転速度はnsecのオーダーであり、ま た磁場を印加しなくても、スピンの向きは固定されるの 20 で、高速不揮発メモリとしての動作が期待される。図 6.7にはそれぞれ、IBM等が発表しているMRAMの等価回 路と単純化した断面構造を示す。メモリセルは選択トラ ンジスタとTMR素子から構成される。キャパシタの代わ りにTMR素子となっている点を除けば、既存のDRAMと類 似している。DRAMとの一番の違いは、余分に書きこみワ ード線(7,701)がある点である。この理由を明ら かにするために、図6、7に示したMRAMにおける書きこ み及び読出し動作を説明する。書きこみ時には、ビット 線(6,601)と書きこみワード線(7,701)に 30 電流を流し、発生する合成磁場により、選択されたセル においてスピンの向きを書きこむ。非選択セルにおいて は、印加磁場が小さい為に、スピンの向きが変化するこ とは無い。読出しの際には、読出しワード線(8,80 1)をオンにし、共通グラウンド(13, 1301)線 とビット線(6,601)の間を流れる電流により、10 ', '1'を判別する。

[0003]

【発明が解決しようとする課題】上で述べた、IBM等の 発表したMRAMにおいては、書きこみワード線(7,70 40 1) がビット線(6,601) の下方に形成されてお り、これには次に述べるような2つの問題点がある。1 つはプロセスが困難になるということであり、もう1つ はデータ書きこみが不安定になるということである。以 下にこれを説明する。図8には、図7の構造のMRAMを実 際に実現した時の断面図を示す。ととでは、ワード線ビ ッチを最小に、即ちセル面積を最小にした場合を示して いる。本構造においては、書き込みワード線(702) と短絡することなく、その間を通ってコンタクトを開口

り、これはプロセス的に困難である。また、図9に示す ように、上から見た時の、平面上の書き込みワード線 (702) とTMR素子(502) の重なりが、部分的に なっている為に、書き込み磁場がTMR素子(502)全 体に均一に印加されず、データ書き込みが不安定にな る。とれら2つの問題点は、いずれも、書きとみワード 線(702)がビット線(602)の下方に形成されて いるととに起因している。

[0004]

【課題を解決するための手段】上記課題を解決する為 に、本発明の一実施形態によれば、書き込みワード線を ビット線の上方に形成したMRAM構造を有する。本構造は セル面積を増大させることなく、上記2つの課題を解決 する。本発明においては、書き込みワード線をビット線 の上方に形成したMRAMの構造を有するとともに、TMR素 子につながるプラグを、自己整合開口プロセス適用せず に、形成できる。これは、前述の場合よりも、プロセス 的に容易である。また、書き込みワード線のレイアウト の制限が減少するので、上から見た時に、書き込みワー ド線がTMR素子を覆うことが可能である。これは、デー タ書き込みの安定性という観点からすれば有利である。 [0005]

【発明の実施の形態】実施例1

本発明の簡単な構造は図10に示す通りであるが、本実 施例においては、選択トランジスタとTMR素子からなるM RAMにおいて、書き込みワード線をデータ線の下方に形 成した半導体記憶装置の製造方法に関するものを示す。 トランジスタはSi基板表面上に形成される、通常のトラ ンジスタを用いた。以下、製造工程をたどりながら詳細 に説明する。まず始めに、p型半導体基板(901)を用 意して、MOSFETを分離するための素子間分離領域(15 01)を、公知の選択酸化法や浅溝分離法を用いて形成 する。図13には、メモリアレイ部の素子分離領域の平 面レイアウトを示す。本実施例では、表面を平坦化でき る、浅溝分離法を用いた。そこで、まず基板に深さ0.3 ミクロン程度の分離溝を公知のドライエッチ法を用いて 形成し、溝側壁や底面のドライエッチ起因損傷を取り除 いた後に、公知のCVD(Chemical Vapor Deposition)法を 用いてシリコンの酸化膜を0.7ミクロン程度の膜厚で堆 積し、溝ではない部分にある酸化膜を、これも公知のCM P(Chemical Mechanical Polishing)法で選択的に研磨 し、溝に埋まっている酸化膜だけを残した。次に高エネ ルギー不純物打ち込みにより、導電型の異なる2種類の ウエルを形成した。次に半導体基板の表面を洗浄した後 に、ゲート酸化膜(9)を公知の熱酸化法で成長させ た。この酸化膜の表面に、ワード線(802)及びゲー ト電極として、リンを高濃度で含む多結晶シリコンを10 Onmの厚さで堆積した。勿論、リンの代りにボロンを高 濃度で含む多結晶シリコンを用いても構わない。本実施 し、プラグ(1105と1104)を接続する必要があ 50 例においては、電極材料として、多結晶シリコンを用い

たが、ゲート抵抗を低減するために、間に反応抑止のバ リアメタルをもうけた金属と多結晶シリコンの積層膜を 用いることも、勿論可能である。またこの金属として、 多結晶シリコンとは反応しない、シリサイド膜を用いて も良い。さらに、シリコンチッカ膜(14)を100nm堆 積する。次に、公知のドライエッチ法により、周辺回路 領域においてはゲート電極を、メモリアレーにおいては 図14のようにワード線(802)を形成した。さら に、このゲート電極及びレジストをマスクにして、不純 物イオンを打ち込み、拡散層を形成した。次に、自己整 10 合コンタクト開口プロセス適用の為に、厚さ50nmのシリ コンチッカ膜(1401)を堆積する。さらに0.7ミク ロン程度の酸化膜(17)を堆積し、公知のCMP法によ る平坦化を行い、シリコンチッカ膜に対して高選択比を 有する条件でシリコン酸化膜をエッチングし(自己整合 コンタクト開口プロセス)、メモリアレイにおいては、 図15のようにコンタクトホールを開口した。さらに、 公知のCVD法により不純物を髙濃度にドープした多結晶 シリコンを堆積し、これも公知のCMP法を用いて、導電フ 'ラク' (1104)を形成した。さらには、共通のグラウ 20 ンド線(1302)となる、タングステンを100nm堆積 し、図16のようにワード線と平行に走るように加工し た。このタングステンは周辺回路においては金属第一配 線層となる。続いて、公知のCVD法により0.7ミクロン程 度の酸化膜(1701)を堆積し、公知のCMP法による 平坦化を行い、コンタクトを開口して、メモリアレイに おいては、図17のようになった。この場合は、図17 から明らかなように、自己整合開口プロセスを用いる必 要はなく、プロセス的には容易である。次に、公知のブ ロセスにより多結晶シリコンプラグ(1105)を形成 30 した。勿論、多結晶シリコンの代わりにタングステンを 用いても構わない。さらにTMR素子(502)となるNiF e/Al203/CoFeの積層膜を堆積し、所望の形状に加工し て、図18のようになる。次に、層間膜(1702)を 堆積し、CMP法により平坦化した後、ビット線(60 2) となるタングステンを100nm堆積、加工した。この 時の状態を図19に示す。次に、層間絶縁膜(170 3)を堆積し、書き込みワード線(702)となる、タ ングステンを100nm堆積し加工した。との状態を図11 に示す。書き込みワード線(702)が最上層に形成さ れるので、レイアウト上の制限は無く、図12に示した ように、平面的にTMR素子(502)を完全に覆うよう に配置可能である。こればメモリ動作の信頼性という観 点からは大きな特長である。最後に、金属配線を2層形

宝舫例2

本実施例は、MRAMのメモリセルにおける、書き込みトランジスタを縦型にしたものである。本実施例の大きな特長としては、セル面積を、通常のDRAMの約半分である、 4F2に出来るということが挙げられる。本実施例で実現

成し、所望の半導体記憶装置を得た。

将開2002-200002 6 ようなものである。即ち、縦

した構造は図20に示すようなものである。即ち、縦型 選択トランジスタ(401)の拡散層(1003)とTM R素子(504)を接続し、更にTMR素子(504)とビ ット線(603)を接続する。その上方に、書き込みワ ード線(704)を形成したものである。以下、製造工 程をたどりながら、詳細に説明する。まず、通常の製造 プロセスにより、周辺回路のトランジスタを形成する。 層間絶縁膜(1704)堆積後コンタクトプラグを作 り、更にタングステンからなる第一金属配線層を形成す る。メモリアレイにおいては、この配線層を共通グラウ ンド線(1303)として用いる。この時の状態を示し たものが、図21である。次に、層間絶縁膜を堆積し、 不純物を高濃度に含むポリシリプラグを形成し、図22 のようになる。次に、縦型トランジスタ及びTMR部を形 成する。ことでは、以下の順に膜を堆積する。まず、縦 型トランジスタの拡散層となる不純物を高濃度にドープ したN+層(1004)、チャネル部となる低濃度不純物 層(19)、更に拡散層となるN+層(1005)、を堆 積する。これらがトランジスタ部となる。もちろん、こ の際、レーザーアニール等の手法を用いることにより、 上記の多結晶シリコンを単結晶化することも可能であ る。この場合、トランジスタの性能が向上することは言 うまでも無い。さらにはTMR素子(505)を構成する 膜として、NiFe、A1203、CoFeの順に堆積する。さら に、CMPのストッパマスクとして、プラズマSiN(140 2)を100nm堆積する。プラズマSiNを用いることによ り、TMR素子への熱負荷を低減できるという利点があ る。この積層膜を図23に示すように、単純ラインアン ドスペース状に加工する。引き続き、層間絶縁膜(17 06)を堆積し、CMPにより平坦化及び、TMRを形成する CoFeを露出させる。この時の状態を図24に示す。次に ビット線(604)となる膜厚100nmのタングステ ン、及びプラズマ酸化膜(20)を堆積する。続いて、 図25に示すように、先に形成した、コモン線と垂直方 向に走る、ラインアンドスペース状に加工する。との工 程により、ビット線(604)とTMR素子(505)が 電気的に接続されることになる。尚、本実施例において は、ビット線の線間容量を低減する目的で、ビット線幅 の細線化を行った。具体的には、ビット線レジストパタ ンの露光後に、アッシングプロセスを施した。次に、選 択トランジスタのワード線の形成を行う。まず、ワード 線とピット線(604)の短絡を防ぐ目的で、図26に 示すように、ビット線(604)に側壁酸化膜(21) を形成する。さらに、酸化膜で覆われたビット線(60 4)をマスクに、自己整合的に、下地の積層膜をエッチ ングし、図27のようになった。続いて、10mmの膜厚の ゲート酸化膜を形成し、更にはワード線となるタングス テンを堆積/平坦化し、図28のようになる。本実施例 においては、タングステンを用いたが、間にバリアメタ 50 ルを挟んだタングステンと多結晶シリコンの積層膜や、

ポリサイド等を用いても勿論構わない。次に、通常のド ライエッチ法により、タングステンを、ビット線と垂直 方向に走る、ラインアンドスペース状に加工した。この 時の状態を図29に示す。ワード線(804)加工の 際、電極材料を平坦化した効果として、ビット線高さの みのエッチング段差となる。図29においては、ビット 線(604)の高さとキャップ酸化膜(20)の高さ、 を合わせた段差となる。尚、本実施例においては、選択 トランジスタのワード線(804)を、書きこみワード 線としても用いることが可能である。その際、データ書 10 き込み時には、選択トランジスタの閾値電圧以下の電位 差をワード線の両端に与えることにより、余分な電流が 流れないようにする

最後に、必要な金属配線層を形成し、所望の半導体装置 を得た。本実施例においては、縦型トランジスタを用い るととにより、最小セル面積の半導体記憶装置を実現し た。また、選択トランジスタのゲート電極と書き込みワ ード線を共通化することにより、プロセスの簡易化、コ ストの低減を達成した。本実施例においては、書き込み ワード線と読出しワード線を共通としたが、別々にする 20 ことは勿論可能である。その場合、図29の状態から、 層間絶縁膜を堆積した後に所望の書き込みワード線を通 常のプロセスを用いて形成すれば良い。

実施例3

本実施例も、実施例2と同様に縦型選択トランジスタを 有するMRAMに関するものである。実施例2との大きな違 いは、TMR素子に加わる熱負荷である。即ち、実施例2 においては、TMR素子を形成した後にゲート酸化を行う のに対し、本実施例3においては、ゲート酸化膜を形成 した後に、TMR素子を形成している。この結果として、 本実施例においては、TMR素子に対する熱負荷を低減 し、その特性劣化を防ぐことができた。TMR素子の耐熱 性は400℃程度であるので、これは本実施例の大きな特 長である。以下、製造工程を追いながら、本実施例を詳 細に説明する。本実施例においては、周辺回路の第1金 属配線層を、メモリアレイにおいては選択トランジスタ のワード線(805)、として用いる。この時のメモリ アレイにおける状態を図30に示す。尚、図30におい ては、基板内に形成されたトランジスタ等は記していな い。続いて、後に形成する共通グラウンド線とワード線 40 (805)の短絡を防ぐ目的で、層間絶縁膜(170 8)を50nm堆積する。次に、共通グラウンド線となるタ ングステン(23)を50nm堆積する。更に、縦型トラン ジスタを形成する、不純物を高濃度に含むN+層(24) /チャネルとなる低濃度層(2401)/不純物を高濃度 に含むN+層(2402)、の順に堆積する。もちろん、 この際、レーザーアニール等の手法を用いることによ り、上記の多結晶シリコンを単結晶化することも可能で ある。この場合、トランジスタの性能が向上することは 言うまでも無い。その上に、後に選択トランジスタの拡 50 (1712)を堆積、平坦化した後に書き込みワード線

散層とTMR素子を接続するプラグとなるタングステン (2301)を50nm堆積する。この時の状態を図31に 示す。続いて、先に形成した、ワード電極(805)の と垂直方向に走る、ラインアンドスペース状に、上記積 層膜を加工し、図32のようになった。次に、ゲート絶 緑膜(1601)を10m堆積する。本実施例ではCVD法 を用いたが、勿論、熱酸化膜を用いても構わない。この 時の状態を図33に示す。続いて、ゲート電極となる、 不純物を高濃度に含む多結晶シリコンを堆積し、通常の エッチバックプロセスにより、側壁膜(2403)を形 成し、さらに下地のゲート絶縁膜を除去し、図34のよ うになった。次に、不純物を高濃度に含む多結晶シリコ ン膜(2404)を埋め込み、CMPプロセスにより平坦 化し、下地のタングステン(2301)を露出させる。 との時の状態を図35に示す。との結果、先に形成して おいたワード線(805)と側壁多結晶シリコン膜(2 403)が電気的に接続されることになる。続いて、図 36のように多結晶シリコン(2404)をエッチバッ クする。この際、トランジスタのオフセットを防ぐため に、拡散層となるN+層(1007)とチャネル部(10 06)の境界より、エッチバックした表面が下がらない ことが肝要である。このエッチバックの目的は、ワード 電極(2404)と、後に形成するTMR素子との短絡マ ージンを確保することである。次に、酸化膜(170 9) を堆積、平坦化し、タングステン(2301) を露 出して、図37のようになる。引き続き、シリコンナイ トライド(1403)を100nm堆積し、通常のドライエ ッチ法により、ラインアンドスペース状に加工する。と の時の状態を図38に示す。さらに、このシリコンナイ トライド(1403)をマスクに、タングステン(23 01)、酸化膜(1709)、多結晶シリコン(100 7、1901、1006、2404) をドライエッチ し、図39のようになる。次に、シリコン酸化膜(17 10)を堆積し、CMPにより平坦化し、同時に、シリコ ンナイトライド(1403)を除去し、下地のタングス テン(2301)を露出する。この時の状態を図40に 示す。次に、TMR素子の形成を行う。NiFe(25)、A12 O3(26)、CoFe(27)の順に堆積し、図41のよう になった。通常のドライエッチ法により、TMR積層膜を 加工する。この時の状態を図42に示す。さらにシリコ ン酸化膜(1711)を堆積、平坦化し、TMR素子を構 成するCoFe(27)を露出して、図43のようになる。 との際、下方に形成されたワード線(805)のピッチ を緩和しておけば、レイアウトの自由度が増し、TMRの 形状異方磁気効果を利用する結果として、書きてみ電流 の低減を図れる。次に、ビット線(605)の形成を行 う。この為に、タングステン(605)を100nm堆積 し、図44に示すラインアンドスペース状に加工する。 引き続き、書き込みワード線を形成する。層間絶縁膜

(705)を加工した。この時の状態を図45に示す。 最後に、通常のプロセスにより金属配線層を2層形成 し、所望の半導体装置を得た。

実施例4

これまでの実施例においては、1トランジスタ-1TMR型 のMRAMに関するものであった。書き込みワード線をピッ ト線の上方に形成するという概念は、トランジスタの代 わりに、ダイオードを用いた1ダイオード-1 TMR型のMR AMにも、勿論適用可能である。図46には、この場合の メモリセルの構成図を示す。データ書き込み時には、ビ 10 ット線に正のバイアスを印加する。この結果として、PN 接合は逆バイアス状態となり、電流は流れない。一方、 読出し時には、ビット線に負の電位を与えて、接合を順 バイアス状態とする。実施例1に述べたものと、ほぼ同 様な製造プロセスを用いて、図47にメモリセル部の断 面図を示すような所望の半導体記憶装置を得た。勿論、 ダイオードとして、多結晶シリコンからなるPN接合を用 いることも可能であることはいうまでもない。その場 合、メモリセルの構造は図48に示すものとなる。

本実施例はロジック混載向け縦型バストランジスタを有 するMRAMに関するものである。周辺トランジスタを最高 性能とするために、次のような順序で構成した。まず、 メモリセルトランジスタを形成する。この時の状態を図 49に示す。続いて周辺回路領域の相関絶縁膜(171 2, 1713)を除去し、トランジスタを形成して図5 0のようになった。さらに、TMR(506)を形成し、 相関絶縁膜(1714)で平坦化する。この時の状態を 図51に示す。TMRの耐熱性は400℃程度であるので、上 記の順序で形成することにより、TMR素子特性及び周辺 回路性能が劣化することはない。次に、周辺回路領域に おいて導電プラグ(1106)を形成した後、金属配線 層を形成して、図52のようになる。この配線層は、メ モリアレイ領域においてはビット線(606)、周辺回 路領域においては第一金属配線層(55)となる。次 に、相関絶縁膜(1715)を堆積、平坦化し、書きて みワード線(706)を形成した。この時の状態を図5 3に示す。最後に多層金属配線層を形成し、所望の半導 体記憶装置を得た。

[0006]

【発明の効果】本発明によれば、トンネル磁気抵抗を利 用したMRAMにおいて、書き込みワード線をビット線の上 方に形成することにより、以下の2つの効果がある。1 つはプロセスを簡易化する。2つ目は、メモリ動作、特 に書き込み動作の信頼性を向上する。また、本発明を、 縦型トランジスタを有するMRAMに適用することにより、 セル面積を従来のDRAMに比べ低減することができる。

【図面の簡単な説明】

【図1】従来の1トランジスタメモリセルの等価回路。 【図2】従来の1トランジスタメモリセルを有する半導 50 る鳥瞰図。

体記憶装置の断面図。

【図3】強磁性スピントンネル接合(MTJ)の構造。

【図4】(a)MT)においてスピンの向きが平行の場合の状 態密度。(b)MTJにおいてスピンの向きが反平行の場合の 状態密度。

10

【図5】トンネル抵抗の磁場依存性。

【図6】MRAMメモリセルの等価回路。

【図7】従来のMRAMメモリセル構造。

【図8】従来のMRAMメモリセル断面図。

【図9】従来のMRAMにおけるTMR素子と書き込みワード 線の配置を示す上面図。

【図10】本発明の一実施例におけるMRAMメモリセル構 造の簡略図。

【図11】本発明の半導体記憶装置の1製造工程におけ るビット線に平行方向の断面図。

【図12】本発明のMRAMにおけるTMR素子と書き込みワ ード線の配置を示す上面図。

【図13】本発明の半導体記憶装置の1製造工程におけ る上面図。

20 【図14】本発明の半導体記憶装置の1製造工程におけ る上面図及びワード線に垂直方向の断面図。

【図15】本発明の半導体記憶装置の1製造工程におけ るワード線に垂直方向の断面図。

【図16】本発明の半導体記憶装置の1製造工程におけ る上面図及びワード線に垂直方向の断面図。

【図17】本発明の半導体記憶装置の1製造工程におけ るワード線に垂直方向の断面図。

【図18】本発明の半導体記憶装置の1製造工程におけ る上面図及びワード線に垂直方向の断面図。

【図19】本発明の半導体記憶装置の1製造工程におけ 30 る上面図及びワード線に垂直方向の断面図。

【図20】本発明の半導体記憶装置の1構造を示す図。

【図21】本発明の半導体記憶装置の1製造工程におけ る鳥瞰図。

【図22】本発明の半導体記憶装置の1製造工程におけ る鳥瞰図。

【図23】本発明の半導体記憶装置の1製造工程におけ る鳥瞰図。

【図24】本発明の半導体記憶装置の1製造工程におけ る鳥瞰図。

【図25】本発明の半導体記憶装置の1製造工程におけ る鳥瞰図。

【図26】本発明の半導体記憶装置の1製造工程におけ

【図27】本発明の半導体記憶装置の1製造工程におけ る鳥瞰図。

【図28】本発明の半導体記憶装置の1製造工程におけ る鳥瞰図。

【図29】本発明の半導体記憶装置の1製造工程におけ

11

【図30】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図31】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図32】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図33】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図34】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図35】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図36】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図37】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図38】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図39】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図40】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図41】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図42】本発明の半導体記憶装置の1製造工程における島脚図

【図43】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図44】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図45】本発明の半導体記憶装置の1製造工程における鳥瞰図。

【図46】本発明のMRAMメモリセル構造。

【図47】本発明の半導体記憶装置の1製造工程におけるビット線に平行方向の断面図。

【図48】本発明の半導体記憶装置の1構造を示す図。

【図49】本発明の半導体記憶装置の1製造工程におけるワード線に垂直方向の断面図。

【図50】本発明の半導体記憶装置の1製造工程におけ*

* るワード線に垂直方向の断面図。


【図51】本発明の半導体記憶装置の1製造工程におけるワード線に垂直方向の断面図。


【図52】本発明の半導体記憶装置の1製造工程におけるワード線に垂直方向の断面図。


【図53】本発明の半導体記憶装置の1製造工程におけるワード線に垂直方向の断面図。

【符号の説明】 1-強磁性体、2-トンネル絶縁膜、3-強磁性体、 10 4、401-選択トランジスタ、5、501、502、 503、504、505、506-TMR索子、6、60 1、602、603、604、605、606-ピット 線、 7、701、702、703、704、705、 706-書きこみワード線、8、801、802、80 3、804、805、806、807、808-読出し ワード線、9、901、902-Si基板、 10, 10 01, 1002, 1003, 1004, 1005, 10 06、1007、1008, 1009、1010-不純 物拡散層、11、1101、1102, 1103、11 04、1105、1106-導電プラグ、12、120 1, 1202, 1203-導電層、13、1301、1 302、1303、1304-共通グラウンド線、1 4、1401、1402、1403-シリコンチッカ 膜、15、1501、1502-素子分離領域、16、 1601-ゲート絶縁膜、17、1701, 1702, 1703, 1704, 1705, 1706, 1707, 1708, 1709, 1710, 1711, 1712, 1713, 1714, 1715-層間絶縁膜、18-導 電プラグ、19、1901、1902-チャネルシリコ 30 ン、20-シリコン酸化膜、21-側壁酸化膜、22-ゲ ート電極材料、23、2301-導電膜、24、240 1,2402、2403、2404-多結晶シリコン、 25-NiFe、26-アルミナ(A1203)、27-CoFe、2 8、2801、2802、2803-N型不純物層、2 9、2901、2902、2903-P型不純物層、50 -選択トランジスタ、51-キャパシタ、52-メモリセ ルアレイ、53-周辺回路、54-周辺回路ゲート電極、

55-周辺回路配線層。









【図13】

図13




【図14】

図14




【図21】

図21




【図16】

図16




【図22】

図22




【図18】




【図23】


図23



【図19】


図19







【図30】

図30






【図25】




【図46】

【図 2 6 】 図 2 6

【図27】




【図28】 【図48】 ⊠48 図28 W-WL 20 604 177 白由層 固定層 -1706 N P 1705 WL 1704 877 1303 1303




【図31】

図31




【図32】

図32




【図33】

図33




【図34】

図34




[図49]




【図35】

図35




【図36】

図36




【図50】




【図37】

図37




【図38】




【図51】

図51




【図39】

図39




【図40】




【図52】

図52




【図41】

図41




【図42】

図42




【図53】




[図43]

図43




【図44】

図44



【図45】

図45



フロントページの続き

(72)発明者 渡辺 克朗 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 伊藤 清男

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Fターム(参考) 5F083 AD24 AD48 AD49 FZ10 GA09 GA21 JA39 KA01 KA05 MA06 MA16 MA17 MA20 PR39 PR40